(Fig)

#2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-230829

(43)公開日 平成9年(1997)9月5日

(51) Int.Cl.		歲別配号	庁内整理番号	FΙ			技術表示箇所
G09G	3/36			G 0 9 G	3/36		
G02F	1/133	5 4 5		G02F	1/133	5 4 5	

審査請求 未請求 請求項の数3 OL (全 8 頁)


(21)出願番号	特顯平8 ~37634	(71) 出版人 000000295
		沖電気工業株式会社
(22) 出願日	平成8年(1996)2月26日	東京都港区港ノ門1丁目7番12号
		(72)発明者 古谷 博司
		東京都港区虎ノ門1丁目7番12号 沖電気
		工業株式会社内
		(72) 発明者 普野 裕雅
	•	東京都港区虎ノ門1丁目7番12号 沖電気
		工業株式会社内
		(74)代理人 护理士 前田 実

(54) 【発明の名称】 ソースドライバの出力回路

(57)【要約】

【課題】 高電力利用効率で液晶表示素子を短時間に駆動することができる。

【解決予段】 差動入力端子50、51には表示階調電圧と基準電圧が入力され、出力端子には液晶表示素子の個別電極が接続される。制御端子52、53には液晶表示素子の共通電極に印加される電圧が入力される。NMOSトランジスタN14の電流駆動能力はN13よりも大きく設定され、PMOSトランジスタP16の電流駆動能力はP14よりも大きく設定する。共通電極が個別電極に対して正極性であるときは、アナログスイッチSW2がONしてN14をONさせ、主にN14によって画素電極を放電駆動して要示階調電圧に応じた画素電圧を書き込み、また共通電極が負極性であるとさは、アナログスイッチSW1がONしてP16をONさせ、主にP16によって画素電極を充電駆動して画素電圧を書き込む。



٦,,

特開平9-230829

1

【特許請求の範囲】

【請求項1】 走蛮ライン反転駆動されるTFT-LC Dの液晶表示素子の個別電極に画素電圧を書き込むソー スドライバの出力回路において、

ゲートを前記差動入力段の出力に接続し、ソースを接地 した第1のN型FETと、

ドレインを第1のN型FETのドレインに接続し、ソースを電源ラインに接続し、常時ONとなるようにゲート 10を定電圧パイアスした第1のP型FETと、

電流駆動能力が第1のN型FETよりも大きく、ドレインを第1のN型FETのドレインに接続し、ソースを接地した第2のN型FETと、

電流駆動能力が第1のP型FETよりも大きく、ドレインを第1のN型FETのドレインに接続し、ソースを電源ラインに接続した第2のP型FETと、

液晶表示素子の共通電極が個別電極に対して正極性であるとき、第2のN型FETのゲートを前記差動入力段の 出力に接続して第2のN型FETをONさせ、それ以外のとき第2のN型FETをOFFさせ、また共通電電に 負極性であるとき、第2のP型FETのゲートを定轄に バイアスして第2のP型FETをONさせ、それ以外のとき第2のP型FETをOFFさせることにより、第2のN型FETと第2のP型FETを排他的にON型FETおよび第2のN型FETおよび P型FETの4つのドレインの接続点から画素電圧を出力することを特徴とするソースドライバの出力回路。

【請求項2】 走査ライン反転駆動されるTFT-LC Dの液晶要示案子の個別電極に画素電圧を書き込むソー 30 スドライバの出力回路において、

表示階調電圧と基準電圧が入力され、これを差動出力する差動入力段と、

ゲートを前記差動人力段の出力に接続し、ソースを電源 ラインに接続した第1のP型FETと、

ドレインを第1のP型FETのドレインに接続し、ソースを接地し、常時ONとなるようにゲートを定電圧パイアスした第1のN型FETと、

電流駆動能力が第1のP型FETよりも大きく、ドレインを第1のP型FETのドレインに接続し、ソースを電 40源ラインに接続した第2のP型FETと、

電流駆動能力が第1のN型FETよりも大きく、ドレインを第1のP型FETのドレインに接続し、ソースを接地した第2のN型FETと、

液晶表示素子の共通電極が個別電極に対して負極性であるとき、第2のP型FETのゲートを前記差動入力段の出力に接続して第2のP型FETをOFをは、それ以外のとき第2のP型FETをOFをさせ、また共通電極が正極性であるとき、第2のN型FETのゲートを定電圧パイアスして第2のN型FETをONさせ、それ以外の50

とき第2のN型FETをOFFさせることにより、第2のP刑FFTと第2のN刑FFTを排納的にONさせる

のP型FETと第2のN型FETを排他的にONさせる 制御手段とを有し、第1および第2のP型FETおよび N型FETの4つのドレインの接続点から画素電圧を出 力することを特徴とするソースドライバの出力回路。

【請求項3】 液晶表示素子の共通電板が個別電極に対して負極性である期間の内、所定期間だけ第2のN型FETをONさせ、共通電極が正極性である期間の内、所定期間だけ第2のP型FETをONさせる前記制御手段を有することを特徴とする請求項1または2に記載のソースドライバの出力回路。

【発明の詳細な説明】

100011

【発明の風する技術分野】本発明は、アクテイブマトリクス液晶ディスプレイ(以下、TFT-LCDと言う)の液晶表示素子を駆動するソースドライバの出力回路に関するものである。

. [0002]

るとき、第2のN型FETのゲートを前記差動入力段の 出力に接続して第2のN型FETをONさせ、それ以外 20 えば、「テレビジョン学会誌Vol. 42 No. 1 のとき第2のN型FETをOFFさせ、また共通電極が 第23~29頁 コモン反転駆動方法(1988年)」 負揮性であるとき、第2のP型FETのゲートを定轄圧 や「特開平5-150736号公報 インピーダンス変 パイアスして第2のP型FETをONさせ、それ以外の 換回路」に記載されたものがある。

【0003】TFT-LCDは多数の液晶画素をマトリクス状に配置したものであり、この液晶画素は、スイッチング素子であるTFTと、個別電極(以下、画素電極と対向する共と言う)および液晶を介してこの画素電極に対向する共通電極(全ての液晶画素に共通の電極であり、以下、コモン電極と言う)を有する液晶表示素子により構成される。同一液晶画素ラインの全てのTFTのゲートは走査信号線によって接続され、同一液晶画素列の全ての液晶表示素子の画素電極はそれぞれのTFTを介してソース信号線に接続される。

【0004】走査回路は上記走査信号線に接続され、マトリクス状に配置されたTFTを液晶画素ラインごとに順次ONさせる(線順次走査駆動と言う)。ソースドライバは、上記ソース信号線に接続され、TFTがONした液晶画素の液晶表示素子を充放電させて画素電極に表示階調電圧に応じた画素電圧を費さ込む。

「【0005】このとき液晶表示素子の信頼性確保とソースドライバの消費電力低減を目的として、上記線順次走査周期に同期してコモン電極をソースドライバの電源ラインと接地ラインに交互に接続し、コモン電極の画素電極に対する極性を反転させる(走査ライン反転駆動と言う)。

【0006】図4は従来のソースドライバの出力回路の一例を示す回路図である。図4に示す出力回路は、PMOSトランジスタ入力型の差動入力段と、出力段と、バイアス回路を有する。

【0007】差動入力段は、差動対を構成するPMOS

[0011]

3

トランジスタP2およびP3と、P2の能動負荷である NMOSトランジスタN1と、P3の能動負荷であるN MOSトランジスタN2と、電流源としてのPMOSト ランジスタP1により構成され、蝎子10および11を 差動入力端子とする。

【0008】山力段は、ゲートを差動入力段のP3のドレインに接続したNMOSトランジスタN3と、N3の能動負荷となるPMOSトランジスタP4により構成され、端子12を出力端子とする。尚、C1は周波数補償用(発信防止用)の容量である。

【0009】さらにパイアス回路は、定電流源13とPMOSトランジスタP5により構成され、このP5と上記のP1およびP4はカレントミラー回路を構成する。尚、電源端子Vddは電源端子Vssよりも高電位であり、Vssは通常は接地されている。図5は従来のソースドライバの出力回路の電流特性図を示すものである。【0010】図5において、出力電流1は、液晶負荷の6引き(液晶表示表子)に供給する電流、すなわち出力端子12に流人する電流を負(から流出する電流を正(+)とし、液晶負荷から引き込む電流、すなわち出力端子12に流人する電流を負(一)とする。また出力電圧Vは平衡時(すなわち出力電流が0のとき)を0電位として表示してある。

【発明が解決しようとする課題】しかしながら上記従来のソースドライバ出力回路においては、図5に示すように、正の出力電流が負の出力電流に比べて小さい、すなわちPMOSトランジスタP4による丘の電流駆動能力に比べて小さいので、液晶負荷の充電に時間がかかる。また図4において、NMOSトランジスタをこれと相補的な特性を有するPMOSトランジスタに替え、PMOSトランジスタに替え、電源VddとVssを入れ替えた場合には、負の電流駆動能力が不足する。

【0012】図5において大きな正の出力電流を得るにはPMOSトランジスタP4の電流供給能力を大きくすればよいが、P4はP4からN3に常時流れる黄通電流を制限する定電流源でもあるので、消費電力の面からこれは好ましくない。

【0013】このように従来のソースドライバ出力回路 は、大きな正負の出力電流を同時に得られないという欠 点を有する。

【0014】またこの欠点を解決するために、アナログスイッチを正電源Vddとソース信号線の間に設け、TFTがONすると、まずアナログスイッチをONして液晶負荷を充電して面素電極の電位をVddとし(プリチャージと言う)、その後アナログスイッチをOFFし、ソースドライバにより液晶負荷を所望の電位まで放電させることにより、正の電流供給能力を補うことも考えられた(プリチャージ駆動と言う)。

4

【0015】しかしながら、このプリチャージ駆動は、ソースドライバの消費電力は改善されるが、液晶負荷を一旦充電してから放電させるため、電力利用効率が悪くなるという欠点を有する。またソース信号線の配線容量や配線抵抗が大きくなる大画面TFT-LCD、あるいは液晶負荷容量が大きい大容量TFT-LCD等、ソースドライバに接続する負荷インピーダンスが大きいTFT-LCDへの適応を考えた場合、液晶負荷の駆動時間(放電時間)に制約が発生することになり、その結果と10 して高精度な表示出力が得られないという欠点を有する。

【0016】本発明はこのような課題に着目してなされたものであり、高い電力利用効率で液晶表示素子を短時間に駆動することができるソースドライバの出力回路を提供することを目的とするものである。

[0017]

【課題を解決するための手段】上記目的を造成するため に本発明の請求項1に記載のソースドライバの出力回路 は、走査ライン反転駆動されるTFT-LCDの液晶表 20 示素子の個別電極に画素電圧を書き込むソースドライバ の出力回路において、表示階調電圧と基準電圧が入力さ れ、これを蓬動出力する蓋動入力段と、ゲートを前記差 動入力段の出力に接続し、ソースを接地した第1のN型 FETと、ドレインを第1のN型FETのドレインに接 統し、ソースを電源ラインに接続し、常時ONとなるよ うにゲートを定電圧パイアスした第1のP型FETと、 電流駆動能力が第1のN型FETよりも大きく、ドレイ ンを第1のN型FETのドレインに接続し、ソースを接 地した第2のN型FETと、電流駆動能力が第1のP型 FETよりも大きく、ドレインを第1のN型FETのド レインに接続し、ソースを電源ラインに接続した第2の P型FETと、液晶表示素子の共通電極が個別電極に対 して正極性であるとき、第2のN型FETのゲートを前 記差動入力段の出力に接続して第2のN型FETをON させ、それ以外のとき第2のN型FETをOFFさせ、 また共通電極が負極性であるとき、第2のP型FETの ゲートを定電圧パイアスして第2のP型FETをONさ せ、それ以外のとき第2のP型FETをOFFさせるこ とにより、第2のN型FETと第2のP型FETを排他 的にONさせる制御手段とを有し、第1および第2のN 型FETおよびP型FETの4つのドレインの接続点か ら画素電圧を出力することを特徴とするものである。

【0018】また請求項2に記載のソースドライバの出力回路は、走蛮ライン反転駆動されるTFT-LCDの液晶表示素子の個別電極に面素電圧を書き込むソースドライバの出力回路において、安示防調電圧と基準電圧が入力され、これを差動出力する差動入力段と、ゲートを前記差動入力段の出力に接続し、ソースを電源ラインに接続した第1のP型FETと、ドレインを第1のP型F50 ETのドレインに接続し、ソースを接地し、常時ONと

2000年 4月 38(月)11:46/智

特開平9-230829

なるようにゲートを定電圧パイアスした第1のN型FE Tと、電流駆動能力が第1のP型FETよりも大きく、 ドレインを第1のP型FETのドレインに接続し、ソー スを電源ラインに接続した第2のP型FETと、電流駆 動能力が第1のN型FETよりも大きく、ドレインを第 1のP型FETのドレインに接続し、ソースを接地した 第2のN型FETと、液晶要示素子の共通電極が個別電 極に対して負極性であるとき、第2のP型FETのゲー トを前記差動入力段の出力に接続して第2のP型FET をONさせ、それ以外のとき第2のP型FETをOFF させ、また共通電極が正極性であるとき、第2のN型F ETのゲートを定電圧パイアスして第2のN型FETを ONさせ、それ以外のとき第2のN型FETをOFFさ せることにより、第2のP型FETと第2のN型FET を俳他的にONさせる制御手段とを有し、第1および第 2のP型FETおよびN型FETの4つのドレインの接 続点から囲素電圧を出力することを特徴とするものであ る.

【0019】また請求項3に記載のソースドライバの出 カ回路は、請求項1または2に記載のソースドライバの 出力回路において、液晶表示素子の共通電極が個別電極 に対して負極性である期間の内、所定期間だけ第2のN 型FETをONさせ、コモン電極が正極性である期間の 内、所定期間だけ第2のP型FETをONさせる前記制 御手段を有することを特徴とするものである。

【0020】上記請求項1または2に記載のソースドラ イパの出力回路は、液晶表示素子の共通電極が個別電極 に対して正極性であるときは、制御手段によって第2の N型FETをONさせ、第1のN型FET、第1のP型 FET、および第2のN型FETによって液晶表示素子 を放電駆動して、差動入力段に入力された階調表示電圧 に応じた画素電圧を個別電極に書き込み、また腋晶表示 秦子の共通電極が個別電極に対して負極性であるとき は、制御手段によって第2のP型FETをONさせ、第 1のN型FET、第1のP型FET、および第2のP型 FETによって液晶表示素子を充電駆動して、階調表示 電圧に応じた画業電圧を個別電極に書き込む。

【0021】このとき、第1のN型FETおよびP型F ETの電流駆動能力を小さく設定し、第2のN型FET およびP型FETの電流駆動能力を大きく設定しておく ことにより、液晶表示崇子は主に第2のN型FETおよ び第2のP型FETにより短時間で駆動される。また第 2のN型FETと第2のP型FETは同時にONするこ とがないので、第2のP型FETから第2のN型FET へのパスで貫通電流が流れることはなく、また第1のP 型FETまたは第1のN型FETを通って流れる貫通電 流は小さい。

【0022】従って、液晶表示素子のコモン遺極が画案 **電極に対して正極性であるときは、制御手段によって電** 第2のN型FETによって被晶表示素子を放電駆動し、 コモン電極が負極性であるときは、制御手段によって電 流駆動能力の大きな第2のP型FETをONさせ、主に 第2のP型FETによって液晶表示素子を充電駆動する ことにより、高い電力利用効率で液晶表示素子を短時間 に駆動することができる。

【0023】また上記謝求項3に記載のソースドライバ の出力回路は、制御手段によって、液晶表示素子のコモ ン電極が画素電極に対して負極性である期間の内、液晶 表示素子を放電駆動する所定期間だけ第2のN型FET をONさせ、コモン電極が正極性である期間の内、液晶 表示嘉子を充電駆動する所定期間だけ第2のP型FET をONさせることにより、さらに電力利用効率を向とさ せることができる。

100241

【発明の実施の形態】図1はTFT-LCDの回路構成 図であり、TFT-LCDにおける一つの液晶画素の回 路構成とソースドライバおよび走査回路への接続を示し ている。図1において、TFT-LCDの液晶画素10 1は、液晶表示素子102とスイッチング素子であるT FT103を有する。

【0025】液晶表示案子102は、TFT103のソ ース端子に接続される画券電極105と、この画素電極 105に液晶104を介して対向するコモン電極106 によって構成される。

【0026】TFT103のドレイン端子109は、ソ ース信号線108により本発明の実施の形態の出力回路 を有するソースドライバ100の出力端子110に接続 され、またTFT103のゲート端子107は、走査信 号線111により走査回路112に接続されている。ソ 一スドライパ100は、走査回路112によりTFT1 03がONしている間、液晶表示素子102を充放電駆 動する。尚、Cis c は共通電極106とソース信号線1 08間の寄生容量を示す。

【0027】TFT LCDは、図1に示す液晶画素1 01をマトリクス状に多数配置したものであり、同一液 晶画素ラインの全てのTFT103のゲート107は走 査信号線111によって接続され、同一液晶画素列の全 ての液晶表示素子102の圓素電極105はそれぞれの 40 TFT103を介してソース信号線108に接続され

【0028】図2は本発明の実施の形態を示すソースド ライバ出力回路の回路図である。このソースドライバ出 カ回路は、PMOSトランジスタ入力型の差動人力段と 出力段と制御回路とパイアス回路を有する。尚、電源場 子V d d は電源端子V s sよりも高電位であるものと し、Vssは通常は接地されている。

【0029】差動入力段は、ゲートをそれぞれ差動入力 端子50、51とし、ソースを共通接続して差動対を構 流駆動能力の大きな第2のN型FETをONさせ、主に 50 成するPMOSトランジスタP12およびP13と、P

12の能動負荷であり、ドレインおよびゲートをP12 のドレインに接続し、ソースをVssに接続したNMO SトランジスタN11と、P13の能動負荷であり、ド レインをP13のドレインに接続し、ゲートをN11の グートに接続し、ソースをVssに接続したNMOSト ランジスタN12と、差動対P12、P13の電流源で あり、ドレインをPI2のドレインに接続し、ゲートを 端子55に接続し、ソースをVddに接続したPMOS トランジスタP11により構成される。この作動入力段 の差動入力端子50および51には表示階調電圧および 基準電圧が人力され、これらの差電圧に対応する電圧が 端子54に出力される。

【0030】出力段は、ゲートを端子54に接続し、ソ ースをVssに接続したNMOSトランジスタN13 と、N 1 3 の能動負荷であり、ドレインをN 1 3 のドレ インに接続し、ゲートを端子55に接続し、ソースをV d d に接続したPMOSトランジスタP14と、ドレイ ンをN13のドレインに接続し、ソースをVssに接続 したNMOSトランジスタN14と、N14の能動負荷 であり、ドレインをN13のドレインに接続し、ソース をVddに接続したPMOSトランジスタP16により 構成され、N13、P14、N14、P16の4つのド レインの接続点を出力端子110出力端子110とす る。

【0031】上記の出力段においては、N13、P14 のトランジスタ定数を電流駆動能力が小さくなるように (小電流動作となるように) 設定し、N 1 4 のトランジ スタ定数をN13より電流駆動能力が大きくなるように (大電流動作となるように) 設定し、またP16のトラ ンジスタ定数をP14より電流駆動能力が大きくなるよ 30 うに設定する。尚、N13は第1のN型FETに、P1 4は第1のP型FETにそれぞれ該当し、またN14は 第2のN型FETに、P16は第2のP型FETにそれ ぞれ故当する。

【0032】制御回路は、P16を通常OFFとするた めにP16のゲートとVddの間に挿入された抵抗器R 1と、N14を通常OFFとするためにN14のゲート 端子とVssの間に挿入された抵抗器R2と、P16の ゲートと端子54の間に挿入され、この接続を制御端子 52に入力される制御信号に従ってON/OFFするア 40 ナログスイッチSW1と、N14のゲートと端子54の 間に挿入され、この接続を制御端子53に入力される制 御信号に従ってON/OFFするアナログスイッチSW 2により構成される。

【0033】上記のアナログスイッチSW1とSW2 は、制御信号が'H'レベルのときONし、'L'のと きOFFするものであり、制御端子52、53にはSW 1とSW2が同時にONしないような制御信号が入力さ れる。尚、この制御回路は制御手段に該当する。

インをI13に接続し、ゲートを端子54に接続し、ソ ースをV d dに接続したPMOSトランジスタP15に より構成され、P15と差動入力段のP11、およびP 1 5 と出力段のP 1 4 はそれぞれカレントミラー回路を 構成し、またアナログスイッチSW1がONしていると さは、P15とP16もカレントミラー回路を構成す る。尚、C 5 1 は周波数補償用 (発信防止用) の容量で ある。

【0035】次に、TFT-LCDの駆動動作について 説明する。TFT-LCDにおいてマトリクス配置され た多数のTFT103は、走査回路111により線順次 走査駆動され、各液晶面素ラインごとに順次ONする が、ソースドライバ100は、これに同期して、表示階 調電圧に応じた画糸電圧Vp(Vssを基準とした値) を出力し、TFT103を介して該当する液晶表示素子 102を充放電駆動し、その画楽電板105に画楽電圧 Vpを書き込む(圓素電板105の電位をVpにす

【0036】液晶要示潔子102の光透過率は、液晶画 素電極105に書き込まれる画素電圧Vpとコモン電極 106に印加される共通電極電圧Vc(以下、コモン館 圧と言う)との差電圧の絶対値である電極間電圧Vpc (= | Vp-Vc |) の値に応じて制御することができ る。従って電極間電圧Vpcを可変させることにより、 液晶ディスプレイに諧調表示をする(電圧変調駆動ある いは振幅変調駆動と言う)。

【0037】またTFT-LCDは、液晶表示素子10 2の信頼性確保とソースドライバ100の消費電力低越 を目的として走査ライン反転駆動されるので、上記線順 **灰走査周期に同期して、コモン電板106はソースドラ** イパ100の電源VddとVssに交互に接続され、コ モン電圧Vcは走査ラインごとにVddまたはVssに 切り替わる。

【0038】図3は図2に示すソースドライバ出力回路 を用いたTFT-LCDの駆動タイミングチャートであ

【0039】図3には、水平同期信号5日の波形と、走 査ライン番号SL-No.と、コモン電極106に印加 されるコモン電圧Vcの波形と、図2のソースドライバ 出力回路により走査ラインの画素電極105に書き込ま れる画素電圧Vpの波形を示してある。また図3には、 図2のソースドライバ出力回路におけるアナログスイッ チSW1およびSW2のON/OFF状態と、NMOS トランジスタN14およびPMOSトランジスタP16 のON/OFF状態を示してある。

【0040】 走査回路111は、水平同期信号5月の1 水平走査時間(以下、1Hと表記する)ごとに、液晶面 素ラインを順次走査し、走査ラインの各TFT103を ONさせ、これに同期してソースドライバ100はその 【0034】パイアス回路は、定電流源113と、ドレ 50 ラインの各液晶表示案子102を駆動する。すなわち、

(6)

特開平9-230829

ある1Hで第nラインを走査すると、次の1Hで第n+ 1ラインを走査し、その次の1Hで第n+2ラインを走

【0041】また走査ライン反転駆動により、走査ライ ンごとにコモン電極106と画素電極105の極性が反 転し、コモン電圧VcはVddまたはVssに切り替わ る。すなわち第nラインの走査時はVdd、第n+1ラ イン走査時はVss、第n+2ライン走査時はVddと なる。

【0042】次に図3に示す画素電圧Vpおよび図2の 10 ソースドライバ出力回路の動作について説明する。

【0043】図2において、アナログスイッチSW2の 制御端子52には、図3に示すコモン電圧Vcを入力 し、アナログスイッチSW1の制御端子53には、コモ ン電圧Vcの反転信号を入力する。

【0044】 菱動入力端子50と51には、表示階調電 圧と基準電圧が印加され、この差電圧に応じた電圧(差 動出力電圧)が端子54に出力される。この差動出力電 圧はNMOSトランジスタN13のゲートに印加され (SW2がONのときはNMOSトランジスタN14の 20 ゲートにも印加される)、出力端子110には所定の面 素電圧Vpが出力される。この画素電圧Vpは走査ライ ン(すなわちTFT103がONしているライン)の画 素電極105に書き込まれる。

【0045】ここで、コモン電圧Vcの立ち上がり時も しくは立下がり時には、コモン電極106とソース倡号 線108の間の寄生容量Cscにより、ソース信号線1 08、すなわちソースドライバ100の出力端子110 にコモン電圧Vcと同一極性の寄生電圧が発生する。こ れにより、図3の第nライン等においては、出力端子1 10にほぼVddに等しい寄生電圧が発生し(Aで示し た部分)、また第1+1ライン等においては、出力端子 110にほぼVssに等しい寄生電圧が発生する (Bで 示した部分)。

【0046】コモン電圧VcがVddとなる第nライン 等においては、SW1はOFFし、SW2はONするの で、N14はゲートが端子54に接続されてONし、P 16はOFFする。またコモン電圧VssがVssとな る第n + 1ライン等においては、SW1はONし、SW 2はOFFするので、P16はゲートが端子55に接続 40 されてONし、N14はOFFする。

【0047】従って、コモン電圧VcがVddとなるラ インの駆動の際は、N13およびN14によって出力端 F110から電流を引き込むことにより、画案電極10 5が負極性となるように液晶表示素子102を放電させ (負極性に充電すると言ってもよい)、 面素電極105 に所定の画素電圧Vpを書き込む (図3にCで示した部 分)。またコモン電圧VcがVssとなるラインの駆動 の際は、P14およびP16によって出力端子110か

となるように液晶表示素子102を充電し、画素電極1 0 5に所定の顕素電圧 V pを書き込む (図 3にDで示し た部分)。尚、図3の画素電圧Vpの波形における

(一) および (+) は、コモン電極106に対する画素 運極105の極性を示している。

【0048】このとき、N14およびP16の電流駆動 能力は、それぞれN13およびP14の電流駆動能力よ りも大きいので、液晶表示素子102は主にN14およ びP16により短時間で駆動される。またN14とP1 6は同時にONしないので、P16からN14へのパス で貫通電流が流れることはなく、N13およびP14は 小電流動作となるようトランジスタ定数を設定してある ので、P14またはN13を通って流れる貫通電流は小 さい。

【0049】このように上記実施の形態によれば、液晶 表示索子102のコモン電極106が画案電極105に 対して正極性であるときは、アナログスイッチSW2が ONすることによって電流駆動能力の大きなNMOSト ランジスタN14をONさせ、主にN14によって液晶 表示素子102を放電駆動し、またコモン電極106が 負極性であるときは、アナログスイッチSW1がONす ることによって電流駆動能力の大きなPMOSトランジ スタP16をONさせ、主にP16によって液晶表示素 子102を充電駆動することにより、高い臨力利用効率 で液晶表示素子102を短時間に駆動することができ

【0050】尚、上記実施の形態のソースドライバ出力 回路として、図2において、NMOSトランジスタをこ れと相補的な特性を有するPMOSトランジスタに特 30 え、PMOSトランジスタをこれと相補的な特性を有す るPMOSトランジスタに替え、電源VddとVssを 入れ替えた出力回路を用いてもよい。

【0051】また制御回路に入力する制御倡号として、 液晶表示素子のコモン電極が画素電極に対して負極性で ある期間の内、液晶表示素子を放電駆動する所定期間だ け図2のN14をONさせ、コモン電板が正極性である 期間の内、液晶表示素子を充電駆動する所定期間だけP 16をONさせるような信号を用いてもよい。

【0052】また制御回路は、制御信号に従って、N1 4のゲートを端子 5 4 に接続してN 1 4 を O N させ、か つOFFでき、PI6のゲートを端子55に接続してP 16をONさせ、かつOFFできるものであればよく、 アナログスイッチと抵抗器の組み合わせに限定されるも のではない。

[0053]

【発明の効果】以上のように本発明によれば、液晶要示 **秦子のコモン電極が画素電極に対して正極性であるとき** は、制御手段によって電流駆動能力の大きな第2のN型。 ドビTをONさせ、主に第2のN型FETによって液晶 ら電流を供給することにより、画素電極105が正極性 50 表示素子を放電駆動し、コモン電極が負極性であるとき

特朋で9-230829

12

は、制御手段によって電流駆動能力の大きな第2のP型 FETをONさせ、主に第2のP型FETによって液晶 表示素子を充電駆動することにより、高い電力利用効率 で液晶表示素子を短時間に駆動することができるので、 多階碼で高品質の表示を実現でき、大画面、大容量のT FT-LCDに適応することが可能となるという効果を 有する。

【図面の簡単な説明】

【図1】TFT-LCDの回路構成図である。

【図2】本発明の実施の形態のソースドライバ出力回路 の回路図である。

【図3】本発明の実施の形態におけるTFT-LCDの 駆動タイミングチャートである。

【図4】従来のソースドライバ出力回路の一例を示す回路図である。

【図 5 】従来のソースドライバ出力回路の電流特性図の 一例である。

【符号の説明】

N11~N14 NMOSトランジスク

P11~P16 PMOSトランジスタ

SW1、SW2 アナログスイッチ

R1、R2 抵抗器

T 1 3 定電流源

C51 周波数補償用コンデンサ

7 Vdd 電源

Vss 電源 (またはアース)

50、51 差動入力端子


52、53 制御協子


54、55 内部端子


110 出力端子

[図1]

【図4】







本晩明による液晶駆動タイミングチャート

(8)

特朗平9-230829

[図2]

